(54) MEMORY MODULE

(11) 61-63048 (A)

(43) 1.4.1986 (19) JP


(21) Appl. No. 59-185042

(22) 4.9.1984 (71) TOSHIBA CORP (72) SEIICHI KAGEYAMA

(51) Int. Cl. H01L25/14,H01L29/78

PURPOSE: To produce memory module with high mounting concentration by a method wherein a flat package of ultraviolet ray elimination type EPROM with an ultraviolet ray transmission window is deposited on flat patterns of other memory elements with the same dimension while exposing this window to atmosphere to connect these leads with circuit substrate provided on both sides.

CONSTITUTION: A flat package 1 of ultraviolet ray elimination type EPROM with an ultraviolet ray transmission window such as glass on the surface is deposited on a laminated body of three static RAMs 3 with the same shape. width between leads. Next a pair of circuit substrates 4, 5 provided with conductive patterns on both sides of packages 1 and 3 are arranged in parallel with each other to insert leads la of package 1 and leads 3a of package 3 respectively into through holes 4a and 5a made into the circuit substrates 4, 5 and then bonded to each other using solder 6. Besides, dip leads 7 are fixed to the lower ends of substrate 4, 5 to connected to the conductive patterns on the substrates



and the contract of the state o

Japanese Patent Laying-Open No. 61-63048 Laying-Open Date: April 1, 1986 Application No. 59-185042

Filed: September 4, 1984
Inventor: Seiichi Kageyama
Applicant: Toshiba

5

10

15

20

25

30

Field of the Invention

The present invention relates to a memory module mounting an ultraviolet-erasing-type EPROM flat package in a high density along with other memory elements.

Background of the Invention

The ultraviolet-erasing-type EPROM chip is designed in that memory data written thereon is erased by ultraviolet rays applied thereto.

Conventionally, when assembling a memory module by mounting this type of EPROM chips, EPROM bare chips are installed in the same package along with other memory elements, wherein an ultraviolet-erasing window is provided in this package.

However, such a memory module requires a special arrangement in which an entire part of the large package has the ultraviolet-erasing window, resulting an increase of the manufacturing cost.

In addition, it is difficult to guarantee the complete writing and erasing performance on the EPROM bare chips, resulting a bad production yield and difficult mass-production.

Furthermore, the bare chip has another disadvantage in that refuse deposited on its surface causes errors in the erasing function. As a result, the chip mounting and assembly of the package have to be performed in a very clean environment.

Summary of the Invention

It is an object of the present invention to provide a high quality of memory module having an ultraviolet-erasing-type EPROM in a high density.

Namely, a memory module of the present invention, comprising:

5

10

15

20

25

30

35

an ultraviolet-erasing-type EPROM flat package having a window from which ultraviolet rays pass through;

a flat package of other memory elements or a memory element mounting board having a substantially same size as said EPROM flat package;

said EPROM flat package and said flat package of other memory elements or said mounting board being layered, wherein said EPROM flat package is positioned on the top so that said ultraviolet-erasing window is exposed to the outside;

each lead of these components respectively inserted to through holes provided in a pair of side circuit boards facing each other so as to be electrically connected to conductor patterns of each side circuit board.

Brief Description of the Drawings

Figure 1 is a partial cross-sectional view showing the first embodiment of the present invention.

Figure 2 is a partial cross-sectional view showing the second embodiment of the present invention.

Detailed Description of the Invention

In the following, the preferred embodiments of the present invention are described. Figure 1 is a partial cross-sectional view showing the first embodiment of the memory module of the present invention.

In the drawing, reference numeral 1 is an ultravioleterasing-type EPROM flat package having a glass window 2 on its top from which ultraviolet rays pass through. Below the flat package 1, three static RAM flat packages 3 having the same shape as the flat package are layered, wherein each width between each lead of these flat packages 3 is identical. Leads 1a of the ultraviolet-erasing-type EPROM flat package 1 and leads 3a of the static RAM flat packages 3 are respectively inserted to through holes 4a and 5a provided in side circuit boards 4 and 5. The leads are soldered therein and electrically connected to conductor patterns (not shown) of the circuit boards 4 and 5.

5

10

15

20

25

30

35

Furthermore, there are multiple DIP-type leads 7 projecting from the bottom of the circuit boards 4 and 5. These leads 7 are electrically connected to the conductor patterns of the circuit boards 4 and 5 so as to further electrically connect the module to another circuit board, which is considered to be a mother board.

In this type of memory module structured as in above, the completely sealed ultraviolet-erasing-type EPROM flat package 1 with a guaranteed quality is layered and mounted with the static RAM flat packages 3. Thus, it is easy to erase the memory data written on the EPROM chips by ultraviolet rays. In addition, these components can be mounted in a high density.

For example, in the first embodiment shown in Figure 1, if each memory capacity of the ultraviolet-erasing-type EPROM flat package 1 and static RAM flat packages 3 is 64K bit and each memory is 8K bite, the lead pitch of these flat packages is generally 1.27mm and the thickness of the package is 2-3mm. Namely, the entire thickness of the memory module is 10-15mm, which is considered to be very thin, and its width is very similar to that of the standard JEDEC 28-pin DIP, which is considered to be highly dense.

Figure 2 shows a cross-sectional view of the memory module of the second embodiment. In Figure 2, same reference numerals are used for the components identical to those in Figure 1.

A flat-package IC 8 is mounted as follows along with the ultraviolet-erasing-type EPROM flat package 1 and static RAM flat packages 3, wherein the flat-package IC 8 has the different shape and width from them.

Namely, the flat-package IC 8 is flat-mounted on a circuit board 9. The leads 7 at the bottom of the circuit boards 4 and 5 are respectively inserted through the through holes 9a provided in the circuit board 9 and soldered by the solder 6.

5

10

15

20

Furthermore, in the present invention, other chip components, resistance or condensers, not limited to the flat-package-type ICs, can be flat-mounted on another circuit board and assembled to the memory module as described in the second embodiment shown in Figure 2.

As has been discussed in the foregoing, it is an advantage of the present invention in that the completely sealed ultraviolet-erasing-type EPROM flat package 1 with a guaranteed quality is layered and highly densely mounted with the flat packages of other memory elements, allowing a good production yield and low production cost. Moreover, since the window is provided on the top of the EPROM flat package from which the ultraviolet rays pass through, it is easy to erase the memory data written on the EPROM by the ultraviolet rays.

Claim:

A memory module, comprising:

an ultraviolet-erasing-type EPROM flat package having a window from which ultraviolet rays pass through;

a flat package of other memory elements or a memory element mounting board having a substantially same size as said EPROM flat package;

said EPROM flat package and said flat package of other memory elements or said mounting board being layered, wherein said EPROM flat package is positioned on the top so that said ultraviolet-erasing window is exposed to the outside;

each lead of these components respectively inserted to through holes provided in a pair of side circuit boards facing each other so as to be electrically connected to conductor patterns of each side circuit board.

20

10

15

MMM-116

⑩ 日本国特許庁(JP)

@特許出願公開

@公開特許公報(A)

昭61-63048

⑤Int.Cl.⁴ H 01 L 25/14 29/78 設別記号

庁内整理番号

母公開 昭和61年(1986)4月1日

7638-5F 7514-5F

審査請求 未請求 発明の数 1 (全3頁)

❷発明の名称 メモリモジユール

砂発 明 者 影 山 精 一 東京都府中市東芝町1 株式会社東芝府中工場内

②出 願 人 株 式 会 社 東 芝 川崎市幸区堀川町72番地

②代 理 人 弁理士 須山 佐一

明 框 名

1、発明の名称 メモリモジュール

2. 特許可求の範囲

(1) 紫外線送過度を有する紫外線所去型EPROMのフラットパッケージと、これとほぼ同サイズの他のメモリ素子が取扱しを前記EPROMのフラットパッケージが最外側で紫外線透過でが外側に対し、これらの各リードを対向を出するように最低し、これらの各リードを対向を記された一対の回路技板のスルーホーンと電気的に接続してなることを特徴とするメモリモジュール。

3. 発明の詳細な説明

[発明の技術分野]

本発明は常外線調表型EPROMを他のメモリ 素子とともに再会成で実践してなるメモリモジュールに関する。

【発明の技術的政策とその問題点】 本外質対去型EPROMチップは、お込まれた メモリデータが無外段を照射することにより済去されるように構成されている。

従来から、このような太外線再去型EPROMチェブを実践してメモリモジュールを構成する場合には、EPROMのペアチェブを他のメモリ素子とともに同一パッケージ内に対入するとともに、このパッケージに太外線透過窓を設けることが行われている。

しかしながら、このようなメモリモジュールにおいては、大きなパッケージ全体を素外段造道窓を有する特殊な構造のものにしなければならないため、コストが高くなるという問題があった。

また、EPROMのベアチップでは、包込みおよび罰去の性能を完全に保証することが難しいため、製品全体の歩留りが悪く包在が難しいという問題があった。

さらにペアチップは、その表面にこみが付れして 新去不良を生じるおそれがあるため、チップの 哲氏およびパッケージの耐立の点の点の値をより 一番高くしなげればならないという問題があった。

and the second of the second of the second

[発明の目的]

本発明はこれらの問題を解析するためになされたもので、気外投資去型EPROMを実装し商品質で実装低度の高いメモリモジュールを提供することを目的とする。

[発明の概要]

[発明の実施例]

以下図面に 払づいて 本発明の実施例を設明する。 累1図は本発明の一実施例のメモリモジュール の部分 筋 面図である。

このように収成される実施例のメモリモジュールにおいては、完全に対止され品質の保証された
素外投資去型EPROMのフラットバッケージ1
が使用され、これがスタディクRAMのフラット
パッケージ3とともに積盛されて実験されている
ので、EPROMの無外投資去を関単に行なうことができ、しかも高い実装密度を得ることができる。

すなわち、第1回に示す実施例において、例えばな外投資去型EPROMおよびスクティックRAMの名メモリ各種を64Kピット、各メモリ級成を8Kパイトとしたとき、これらのフラットパッケージは一般にリードピッチが1.27mでパッケージのが2~3mであるので、全体の存さが10~15mと極めておく、幅寸はもほびのJEDECの28ピンDIPに近い板めて品生成のメモリモシュールが得られる。

加2因は、本発明の他の実施例のメモリモジュールの新面図である。なお混2団において、第1 図と共通するび分には内一符号が付してある。 図において行号1はガラスからなるな外位透過 記2が上面に設けられた常外な消去型EPROM のフラットバッケージを示しており、その下側に は、このフラットバッケージと周一形状でリード 間の幅寸法の等しい3個のスタティックRAMの フラットバッケージ3が積み重ねられて配置され

これらの無外段的去型EPROMのフラットパッケージ1およびスタティックRAMのフラットパッケージ3は、それぞれのリード1a、3a がこれらを挟んで対向配置された一対の回路を 4、5のスルホール4a、5a にそれぞれ 挿入され、半田6により回路を収4、5のなはパターン(日示を省略)に電気的に接続されている。

また、回路基板4、5の下限場にはDIP型の 複数個のリード7が突設されている。これらのリ ード7はそれぞれ回路基板4、5上の存体パター ンに電気的に接続されており、このモジュールを マザーボードとなる他の回路基板に電気的に接続 させる。

この実施例においては、太外韓副去型EPROMのフラットバッケージ1およびスタティックRAMのフラットバッケージ3とともにこれらと形状および個寸法の異なるフラットバッケージ型IC 8が以下のようにして実装されている。

すなわち、このフラットバッケージ型 I C 8 は、別の回路基板 9 上に平面支援されており、この匹取回路基板 4 、その回路基板 9 に設けられたスルーホール 9 a に、対向配置された回路基板 4 、5 下編のリード 7 が挿入され半田 6 により囚むされることによりモジュールに組込まれている。

なお、本発明においては、別の回路は板上に、フラットバッケージ型【Cばかりでなく他のチップが品や抵抗、コンデンサでも平面実践し、これを割2位に示した実施例と向ほにしてモジュールに相込むことも可能である。

[発明の効果]

以上説明したように、本発明のメモリモジュールにおいては、品質が保証され完全に対止された 気外な商去型EPROMのフラットパッケージが

時間昭61-63048(3)

地のメモリ素子のフラットパッケージをと析点されて実践されているので、実践密度が高く、しかも製造の際の多句のが高く製造コストも低くおさえることができる。また、最外側にな外線過去型が位置するように配置されているので、EPROMの次外線過去も容易に行なうことができる。4. 図面の簡単な説明

記 1 図は本発明の一変態例のお分析面図、第 2 図は別の変態例の部分新面図である。


> 1---- # 外科 資去型EPROMの フラットパッケージ

フラットバッケージ


4、5、9一回報及板

6 --- # **B**

8----フラットパッケージ型IC



第2図



This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

□ BLACK BORDERS
□ IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
□ FADED TEXT OR DRAWING
□ BLURRED OR ILLEGIBLE TEXT OR DRAWING
□ SKEWED/SLANTED IMAGES
□ COLOR OR BLACK AND WHITE PHOTOGRAPHS
□ GRAY SCALE DOCUMENTS
□ LINES OR MARKS ON ORIGINAL DOCUMENT
□ REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER:

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.